RS-485傳訊機(jī)制具有平衡、差動(dòng)以及雜訊免疫力等特性。在RS-485雙絞線(xiàn)中，系統(tǒng)雜訊會(huì)同等地藕合到兩條線(xiàn)中。其中一個(gè)訊號(hào)會(huì)與另一個(gè)訊號(hào)反相，而藕合到RS-485匯流排的電磁場(chǎng)則會(huì)相互抵銷(xiāo)，如此一來(lái)，就會(huì)降低整個(gè)系統(tǒng)的電磁干擾(EMI)。此外，增強(qiáng)后的ADM3065E 2.1 V驅(qū)動(dòng)電壓讓通訊達(dá)到更高的訊號(hào)噪訊比(SNR)。

另外還可運(yùn)用ADuM141D輕易為ADM3065E增加訊號(hào)隔離機(jī)制。ADuM141D是一顆採(cǎi)用Analog Devices iCoupler技術(shù)的四通道數(shù)位隔離器。ADuM141D能在高達(dá)150 Mbps的資料傳輸率下運(yùn)行，因此適合搭配50Mbps的ADM3065E RS-485收發(fā)器(如圖2所示)一起運(yùn)作，運(yùn)用能量直接注入(DPI)技術(shù)量測(cè)元件拒斥雜訊的能力，這些雜訊通常會(huì)注入到電源供應(yīng)器或輸入針腳。ADuM141D採(cǎi)用的隔離技術(shù)已針對(duì)DPI IEC 62132-4標(biāo)準(zhǔn)的規(guī)范進(jìn)行測(cè)試。ADuM141D在雜訊免疫力方面的性能超越其他類(lèi)似產(chǎn)品。此外，ADuM141D在頻率方面維持極佳效能，反觀其他隔離產(chǎn)品在200MHz到700MHz頻帶區(qū)間則會(huì)經(jīng)常出現(xiàn)位元錯(cuò)誤。

圖2：訊號(hào)隔離，傳輸率達(dá)50Mbps的RS-485解決方案簡(jiǎn)圖

編碼器和馬達(dá)驅(qū)動(dòng)器之間暴露，是RS-485接點(diǎn)與纜線(xiàn)上的靜電放電是一項(xiàng)常見(jiàn)的系統(tǒng)危險(xiǎn)。系統(tǒng)層級(jí)的IEC 61800-3標(biāo)準(zhǔn)在EMC免疫力方面，則針對(duì)可調(diào)速電子功率驅(qū)動(dòng)系統(tǒng)規(guī)定了必須具備最低±4kV接觸/±8kV空氣的IEC 61000-4-2 ESD靜電放電防護(hù)能力。而ADM3065E的防護(hù)性能超越上述規(guī)范，其可達(dá)到±12kV接觸/±12kV空氣的IEC 61000-4-2 ESD防護(hù)能力。

圖3顯示IEC 61000-4-2標(biāo)準(zhǔn)規(guī)范8kV接觸放電電流的波形對(duì)比人體模型(HBM)靜電放電8kV波形。圖4顯示兩項(xiàng)標(biāo)準(zhǔn)相互指定不同波形與尖峰電流。IEC 61000-4-2 8kV脈衝的峰值電流為30安培，而對(duì)應(yīng)HBM ESD的峰值電流就低了超過(guò)5倍，僅為5.33安培。另一項(xiàng)差異則是啟動(dòng)電壓突波(spike)的上升時(shí)間，相較于HBM ESD波形的10奈秒，IEC 61000-4-2 ESD的上升時(shí)間要快上許多，僅為1奈秒。IEC ESD波形的功率遠(yuǎn)高于HBM ESD波形。HBM ESD標(biāo)準(zhǔn)規(guī)定受測(cè)設(shè)備(EUT)須進(jìn)行3次正極放電與3次負(fù)極放電測(cè)試——相較之下，IEC ESD標(biāo)準(zhǔn)則規(guī)定須進(jìn)行10次正極與10次負(fù)極放電測(cè)試。相較于其他具備不同等級(jí)HBM ESD防護(hù)能力的RS-485收發(fā)器，符合IEC 61000-4-2 ESD規(guī)范的ADM3065E則更適合用在各種條件嚴(yán)苛的環(huán)境中。

圖3：在8kV的IEC 61000-4-2 ESD波形，對(duì)比在8kV的HBM ESD波形

編碼器可採(cǎi)用許多通訊協(xié)定，像是EnDat、BiSS、HIPERFACE、以及Tamagawa。這些編碼器通訊協(xié)定雖然存在差異，但在實(shí)作方面也有許多相似處。這些通訊協(xié)定的介面都屬于串列式雙向管線(xiàn)，并符合RS-422或RS-485電氣規(guī)格。雖然硬體層面有一些相同點(diǎn)，但每種通訊協(xié)定所需要的軟體并不相同。每種協(xié)定的通訊協(xié)定堆疊以及所需的程式碼都不一樣。本文則專(zhuān)為探討EnDat 2.2介面在主控端的硬體與軟體實(shí)作。

延遲可分為兩類(lèi)：第一類(lèi)是線(xiàn)路的傳輸延遲，第二則是收發(fā)器的傳輸延遲。光速以及線(xiàn)路的介電常數(shù)決定了線(xiàn)路延遲的多寡，通常會(huì)介于6ns/m至10ns/m之間。當(dāng)總延遲超過(guò)時(shí)脈週期的一半，主控端與受控端之間的通訊就會(huì)中斷。此時(shí)設(shè)計(jì)者可擁有以下選擇：

      ?調(diào)低資料傳輸率

      ?減量傳輸

      ?在主控端執(zhí)行延遲補(bǔ)償

第三個(gè)選項(xiàng)所指的是補(bǔ)償線(xiàn)路延遲與收發(fā)器延遲，因此可確保系統(tǒng)能用長(zhǎng)線(xiàn)路運(yùn)行高時(shí)脈。延遲補(bǔ)償?shù)娜秉c(diǎn)則是系統(tǒng)複雜度會(huì)因此提高。當(dāng)系統(tǒng)不可能進(jìn)行延遲補(bǔ)償，或者系統(tǒng)使用較短的線(xiàn)路，那麼採(cǎi)用傳輸延遲較短的收發(fā)器，就會(huì)發(fā)揮顯著的價(jià)值。低傳輸延遲不僅讓設(shè)計(jì)者能採(cǎi)用更高的時(shí)脈速度，也不必對(duì)系統(tǒng)進(jìn)行延遲補(bǔ)償。

主控端的實(shí)作包含一個(gè)串列埠以及一個(gè)通訊協(xié)定堆疊。由于編碼器通訊協(xié)定并不相容于像UART這些其他標(biāo)準(zhǔn)連結(jié)埠採(cǎi)用的協(xié)定，因此大多數(shù)通用型微控制器的週邊元件都無(wú)法使用。反觀FPGA的可程式化邏輯功能，除了可用來(lái)將專(zhuān)屬的通訊埠建置在硬體上，還能支援諸如延遲補(bǔ)償?shù)雀鞣N先進(jìn)功能。雖然FPGA頗具彈性且能針對(duì)應(yīng)用量身設(shè)計(jì)，但它也有許多缺點(diǎn)。相較于處理器，F(xiàn)PGA顯得太過(guò)于昂貴、太耗電、以及上市時(shí)程過(guò)于冗長(zhǎng)。

本文探討的EnDat介面是採(cǎi)用Analog Devices的ADSP-CM40x進(jìn)行實(shí)作，這款處理器的應(yīng)用標(biāo)的鎖定各種馬達(dá)控制裝置。除了如脈衝調(diào)變(PWM)計(jì)時(shí)器、類(lèi)比至數(shù)位轉(zhuǎn)換器(ADC)以及sinc函數(shù)濾波器等這類(lèi)馬達(dá)控制的週邊元件外，ADSP-CM40x還支援高度彈性的串列埠(SPORT)。這些SPORT能模擬許多通訊協(xié)定，其中包括像EnDat與BiSS在內(nèi)的編碼器通訊協(xié)定。由于ADSP-CM40x擁有如此多元的週邊元件，因此除了能執(zhí)行先進(jìn)馬達(dá)控制功能，還能連結(jié)其他編碼器。如此一來(lái)就不必再動(dòng)用FPGA。